

با پیشرفت فناوری و افزایش تعداد ترانزیستورها در مدارهای الکترونیکی، چالش‌های گوناگونی برای طراحی این گونه مدارات به وجود آمده است. یکی از مهمترین مشکل‌هایی که طراحان با آن روبرو هستند توان مصرفی است. در سال‌های اخیر استفاده از مدارهای تقریبی یکی از راهکارهایی بوده که برای کاهش توان مصرفی مدارهای الکترونیکی معرفی شده است. ویژگی اصلی مدارهای تقریبی در مقایسه با مدار غیرتقریبی کامل آن، کاهش توان، مساحت و افزایش سرعت در قبال وجود خطا در محاسبات آن است. مدارات تقریبی در برنامه‌هایی مانند پردازش تصویر و صوت، شبکه‌های عصبی، داده کاوی و... استفاده می‌شوند که خروجی آن‌ها در برابر خطا مقاوم باشد.

ابزارهای طراحی مدار دارای مراحل مختلفی از جمله سنتز، بهینه‌سازی، جاگذاری، مسیریابی و... می‌باشند که این مراحل در طول اجرا چندین بار استفاده می‌شوند. هر یک از این مراحل از الگوریتم‌های پیچیده‌ای استفاده می‌کنند که باعث می‌شود زمان اجرا زیاد شود. در صورتیکه ابزارهای طراحی مدار بخواهند از مدارهای تقریبی استفاده کنند باید از روشی استفاده کنند که علاوه بر سادگی داری دقت مناسبی باشد و همچنین این روش با افزایش اندازه مقیاس‌پذیر نیز باشد.

در این پروژه، الگوریتمی برای تخمین خطای مدارهای تقریبی پیشنهاد داده شده است. این الگوریتم علاوه بر سادگی و سریع بودن به نوع واحدهای سازنده مدار تقریبی بستگی ندارد. این مسئله باعث می‌شود که بتوان از روش‌های مختلف تقریب برای واحدهای سازنده مدارهای تقریبی که عمدتاً عملگر جمع یا ضرب می‌باشند استفاده کرد. نتایج بدست آمده نشان داده است که الگوریتم پیشنهادی با دقت بیشتر ۹۰ درصد می‌تواند خطای خروجی را محاسبه کند. با استفاده از الگوریتم پیشنهادی مدل برنامه‌ریزی خطی عدد صحیح مدارهای تقریبی را ارائه دادیم تا با استفاده از این مدل مدارهای تقریبی را برای میانگین توان مصرفی بهینه‌سازی کنیم.