

با پیشرفت فناوری و کاهش اندازه ترانزیستورهای سازنده تراشه‌ها، سطح مجتمع رشد قابل توجه داشته است. حضور میلیاردها ترانزیستور سبب افزایش انرژی مصرفی سیستم شده و مشکلاتی از قبیل کاهش طول عمر باتری‌ها و افزایش دمای سطح تراشه‌ها را به همراه داشته است. در همین راستا مسیر طراحی برای دستگاه‌های با پیچیدگی بالا با استفاده از کتابخانه‌های استاندارد، هزینه زمانی بالایی داشته و در نتیجه هزینه کلی طرح را بالا می‌برد. یکی از روش‌های ارائه شده، بالا بردن سطح طراحی از کتابخانه‌های استاندارد سطح پایین به واحدهای محاسباتی بانام "SiLago Blocks" است. در این روش بلوک‌هایی به صورت قابل برنامه‌ریزی مجدد طراحی شده است. این بلوک‌ها برای اهداف مختلف از جمله پردازش‌های محاسباتی، بلوک‌های حافظه، کنترل‌کننده و برنامه‌ریز و... طراحی شده‌اند. در پژوهش حاضر به طراحی شبکه بر تراشه مبتنی بر ویژگی‌های این بلوک‌ها پرداخته شده است. کاربری‌های این طراحی بیشتر پردازش‌های با حجم داده بسیار است. به همین منظور، با طراحی دو شبکه در کنار هم و با پارامترهای متفاوت، کار آیی پردازشی را افزایش داده و امکان پردازش هم‌زمان چندین داده در ناحیه‌های مختلف و انتقال بهینه داده‌ها در میان ناحیه‌های حافظه‌ای را سبب شده‌ایم. در این روش طراحی هر ناحیه می‌تواند شامل چند بلوک شود و چند ناحیه از نوع عملکردی یکسان ولی با پارامترهای زمان طراحی متفاوت وجود داشته باشد. هر بلوک طراحی شده قابل بازپیکربندی است و هر مشخصه آن قابل تنظیم است .